









1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-009356

(43)Date of publication of

application:

19.01.1983

(51)Int.CL

H01L 27/08 H01L 21/74

H01L 29/72

(21)Application

56-106515

(71)Applicant: TOSHIBA CORP

number: (22)Date of filing:

08.07.1981

(72)Inventor: IWASAKI HIROSHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To provide a high withstand voltage element and a high speed element in a single substrate by a method wherein a p epitaxial layer and an n epitaxial layer are laid down on a p- type Si substrate one upon another and a two layer structure is buried near the boundary between the substrate and the p epitaxial layer and the boundary between the two epitaxial layers. CONSTITUTION: An n+ layer 106 is buried in the vicinity of the boundary between a p-Si substrate 101 and a p-epitaxial layer 105. The upper part of a layer 1061 is implanted with P ions 110 through an SiO2 layer 107, whereon an SiO2 layer 111 is added. An opening 112 is selectively provided and Sb is thermally diffused for the formation of an n+ layer 113, and an n- layer 114 is produced of the layer 110. The layers 107 and 111 are removed, and an n-epitaxial layer 115 is laid down, when n+ layrs 116 and 117 are formed along the boundary with the layer 105 by self-diffusion. Next, the product is divided by a p+ layer 119 into three regions 1151-1153 for a high withstand voltage element, a high

speed element and an I2L. During the dividing process, the n- layer 114 being of a concave, the p+ layer is completed in a short period with diffusion matching the thickness of the epitaxial layer 115, and the buried layer self-diffusion is prevented. Conventional processes follow, whereby an IC with several prescribed units in coexistence thereon is realized, highly integrated without increasing isolating layer area.

() 日本国特許庁 (JP)

印特許出願公開

(全 10 質)

7.22

⑩公開特許公報(A)

HZ58--9356

\$0Int. CL3 H 01 L 27/08 識別記号

庁内整理番号 7925--5F 8122--5F 7514--5F ◎公開 昭和58年(1983)1月19日

発明の数 1 審査請求 有

為半導体装置

川崎市幸区堪川町72番地東京芝 浦電気株式会社堀川町工場内

②特 類 8256-106515

21/74

29/72

公出 顯 昭56(1981)7月8日 分発 明 著 岩崎峰 切出 順 人 東京芝浦電気株式会社
川崎市幸区堀川町72番地

包代 理 人 弁理士 鈴江武彦

赛 総 書

1. 発明の名称 学器体施算

2. 特許請求の範囲

1. 第1等電型の平導体高級と、との半導体 高製上化設けられた第1等電型の第1半導体型 と、前配高級と第1半導体理の原面付近化線 設けられた高級製で第2等電型の第1半導体領域 域と、前配第1半導体層上に設けられた第2線 電型の減2半導体層上に設けられた第2線 で第2をでは、前配第1半導体領域の うちの少さくとも1箇所の画上保定のなって低 が成され、世級2半導体層と阿護度をしてして が成され、世級2半導体層と阿護度をしてして が成され、世級2半導体層と阿護度を がま2等電配の第2等電配の第2半導体領域 が2等でを 第2半導体領域以外の前配第1半導体層と 2等電磁の第3半導体領域とを表慮したとを 2等電電磁の第3半導体領域とを表慮したとを 2等電電磁の第3半導体領域とを表慮したとを

2 第2導電器の第2中導体領域内に高機度

特别之才名学事体的想。

の兼2 専覧図の兼4 申導体保験を数据2 単導体 保証表面から探言力的に存び、高鉄度の第2 専 電型の第1 単導体領域とつながるように形成し たととを特殊とする特許情景の超照第1 項記載 の地域化経費。

3. 第2将電型の第2半導体層に、高速度の 第1導電型の第4半導体領域を第1 半電型の第 1 半導体層をで達するように選択的に形成し、 この第4半導体領域がつ機され、下部に第2 、 程型の第2 半導体領域がつかがって方と高 状の第2 半導体領域がつかがって方と高 状の第2 半導体領域で力機され、下部に高量度の 第4半導体領域で力域を 2 半電型の第3 半導体領域がが存在する 2 半電型の第3 半導体領域がが存在する 2 半電型の第3 半線体領域が存在する 2 半電型の第3 半線体領域が存在する 2 半電型の第3 半線体領域が存在する 2 半線体層部分に1 類似上の通常の半導体業子 を、配けたことを検索とする特許很次の範囲解 1 項配域の半導体模質。

4. 通常の半導体業子として、キャリアイン ジェクション機構能をエミッタとしてもつラテ タ車類のpsp トランジスタと数 228 トランジス

4M658-9358 (2)

タのペースをエミッタ、コレクタをペースとして共有する遊構造のペーティカス 592 トランシスタとで構成した I²Lを用いることを情報とする特許請求の範囲解る項記載の学導体装置。

5. 通常の平導体業子として、1⁵Lと高速動作パーサイカル 1921トランジスメ、ラテラルトランジスメとを発音とする特許請求の範囲第1項配数の平導体数量。 3.凝測の額額合能明

本策明は中導体装置に関し、詳しくは適割圧 パイポーラトランシスタと高速性の半導体菓子 を共存し得る改良した半導体基体を増えた半導 体装置に係る。

中等体無機関係にかいては、高耐圧と高速性 の平等体準子を共享させる技術が必要とされた がも、共に相反する要求があるため実現が困難 であった。

このようなととから、第1器に示す輸送の学 等体基体を別いて学導体業績器踏を構成すると とが、提案性なわれている。すなわち、第1器 中の1はず、型シリコン蒸製であり、との業長 1上にはず 製のシリコンエピタキシュル※2 が形成されている。また、結影素板ミナシリコ ンエピタキシャル強まの非菌にはませ吸みみ薬 3: ・3: が選択的に致けられている。そして、 一方の s⁴ 類込み 署 ま、 に 対 密 す ス シ リ コ ン エ ピタキシャル層を変層をエッチングして凹部を を駆けている。な知、こうした学派供養体だか いては、変面から報込み磨ま」までのださが残 いエピタキシャル獲部分ま」に高潔性の学媒体 菓子を、鉄道から増込み磨る。までの旅さが経 いエピタキシャル階部分3。に高敏圧の単導体 菓子を、形成する。しかしながら、かかる構造 〇半導体基体にあっては、シリコンエピタキシ *ル種 2 数面に凹部 4 が設けられ、平温性に欠 くため単導体業務服務の最適加てて毎において 不整合在を施じる。

別の事簿体基体としては、從米、第2版に示す構造のものが知られている。すなわち、第2 数中の11は6°209コン高級であり、との

基準11上には第1の a- 聚シリコンエピタキ シャル層するが被覆されている。また、核配基 数11とが 遊シリコンエピタキシャル勝18 の界面には解しの s* 混込み層 1 3; 。1 3; が過ぎ的に致けられている。そして、斡転エビ ピタキシャル層 1 4 が被覆され、かつ結影 ** 福込み藩の一方13; に対向する第1、第2の エピメサシャル雑11、14の界面部分には旅 200 * 雑込み催まるが設けられている。なか、 とうした単導体基体においては、親2の a* 羅 込み勝りる上に位置する第2のシリコンエピメ キシャル器18部分に高速性の半導体象子を、 ※10 s * 雑込み種1 s 。 上の第1、 第2のシ リゴンエピタキシャル層1ま,14部分に高齢 近の半導体業子を、形成する。しかしながち、 かかる甲等体高体から電気的な分離が必要な牛 等体業機器務を製造する場合、二層の保いシリ コンエピタサシャル勝12、18代拡散による ** 遊のアイソシーション製罐(或い社験化量

等化よる標電体分類複数)を形成する必要がある。その解決、美勝別の熱処理及似にかいて、 取みを第1ま、11ま、11まの総合由した。 しく、複新圧甲等体末子の粉圧ロントロールが、 変性単導体菓子の表達物性ロントロールが、 常に、エピタサミャル層の厚さを確保するためれ に、エピタサミャル層の厚さを確認させなので にならをかが、そうなると質に無いず、就の下 にならないが、そうなると質に無いず、就の下 にならないが、そうなると質に無いです。 はならないが、そうなると質に無いです。 はならないが、そうなると変にないです。 にはならないが、そうなると質に無いです。 はならないが、そうなるとではではなってト にはならないが、そうなのでは、 はならないが、そうなのでは、 はならないが、そうなのでは、 はないが、 にはないが、 にないが、 にはないが、 にはないが、 にはないが、 にはないが、 にはないが、 にはないが、 にないが、 にない

本発明は上記事情に離み立されたもので、姿 選が平坦で、コントロール性よく楽計圧のパイ ペーク菓子及び高速性の半導体菓子を形成し帯 ペー等集等を備えた半導体鉄度を接供しよう とするものである。

以下、本発明の一実施例を終3級(a)~(i)の数 進方法を併配して終紀に収明する。

Eil まず、集る数(a)に示す如く。 最シリコ

\$\$\$\$58-9358 (S)

ン基根101の主面上に総銀化船環により勘線 化鱗よりまを形成し、変化紋鱗膜化離よりまを 著訳的にエッテンク除収して3つの開孔部 102: ~103。子龄行之路、本强即中比了 83 や 40 などの 2 器不純物を各類孔部 1 0 3: ~ 103 8 から雑出した蒸放101部分にシー ト級統が5~50品/目と十分低くせるまで拡散 してまず羅の拡散器15g。~106gを形成 した。つづいて、無機化装108を全て録去し た後、基礎101と同議繁型で出版技を1 Grow 以上の従機能の5、器シリコンエピタキシャル 着まりを含る 畑 以上の選ぶで放長させた(株 3 期 (6) 展示)。 この時、 ** 類の拡散 曜 1 0 4 1 ~ 104g ポエピタやシャル放慢中の熱によりす 類シリコンエピタサシャル第106にカートリ ーマング現象を超とし、窓み出して基模 1 0 1 とニピタミシャル強しのるの界面行政に掘りの ** 搬込分簽106; ~ 108。 が觀釈的代形 戚百れた。

(ii) 次以で、熱酸化鉛環を施して» 類の

[前] 次いて、フォトレジスト膜10 まを始 去した状、熱酸化核10 7 上に厚毛的11mm の CVD-8102 歳111を振視した(第3 窓(4 銀元)。 つづいて、CVD-8102 歳111 及び熱硬化核107 を選択的にエッチング除去して前配核10 n⁺ 組 込み増10 g: ○一部代均応する部分で拡散数 111 g: を、前面が環込み増10 g: 、10 g: の値上指分化拡散数111 g: モ火キ

3888858-9356 (4)

型シリコンエピタをシャル層の各案子形成領域 113。つ113に光光教的化試験して第1の 市環込み着195を市性放析領域126を介し で例エピチャン。ル層115を機関に取出すため の4**9を7層129、及び第2の市構込み機 117:、117:を同エピチャン・ル層118 供函に取出すための 4**9を7層121、322 を大き形成した(第3回的)照示)。たか、第2 のカラル込み機117: 比線板子形成候域 122は数据込み機117: 比線失形成候域 146:を関かように形成されている。

(vi) 次いで、合東子形成領域1151。 1163、代リ銀不病物である ボロンを選択的に インと住入し、拡散して高計圧ペイボーラ形成 領域に延促が120~200mの振いり数ペース 編込本層111、代連するリ際のインジエクタ 124、3型の外部ペース領域126を形成し、 つづいて、高速ペイボーラ形成領域115 にボロンを選択的にイメン性入し、領域1153 にボロンを選択的にイメン性入し、領域1153 飲が120~200歳(、濃秋のり超外形 ペース機械136を形成した。更に、高選バイ オーラ形成領線1150の外部ペース保線126 関の a 一型のエピタキシャル器 1 1 5 他分及び 121. 形成製製 1 1 5 2 0 外部 4 ... ス領域 1 2 5 関の s 型のエピタキシャル施115部分を少た くとも含む額線にポニンを選択的にイオン住人 し、活性化して領域エスミ。 ベシート抵抗が 121の形成機械1111 にシート抵抗1~3 km の p * * 型の内部ペース製製 1 2 8 を形成した(第 3 関係の選択)。 なか、このペース形成工程にか いて、イオン注入、搭性化処理に代ってポコン を含む船繰緩(例えば BSQ 鎮等)を拡散隊とし て無拡散してもよい。とうしたベース鏝媒の掘 抗能はトランジスタの動作等性により自由に変 節し番る。

(Vi) 次いで、今までの工程で形成された総 繊維129を選択的にエッチング線出して、拡 数容とコンタクトを乗ねる弱孔部130; ~

1 3 9 8 を形成した。ひきつづき、金襴にリン ドープ多額益シリコン装ままま(近い技能数と ープ、リン酸器と一プの多数最かリコン様)を 推撥した後、熱的頭を施した。との時、多額品 シリコン探りよりからリンが開孔部ります。~ 3888を通してエビタキシャル署338銀に 拡散した。その競技、第3別(()に示す如く事業 圧ペイポーラ形成領域まえる。のペース領域 1 ままだ n[†] 頭のエミッタ機能 1 まま、関係線 118,04000 0 91 91 200 發發性資訊 6 2 5 のコレクタ取出し保健133が形成された。ま た高潔ペイポーラ形弦像は118。においては、 p" 器內部ペース鐵镀127上載以は內部に x+ 選のエミッタ機械134が、deas a+ 第121 の義陽付近に ** 器のコレクタ取出し領域 138 が形成された。変に、32L形成保護128。に かいては、p^{**}室内部ペース質製ままま上に e⁺ 覆のコレクタ領域に36。。138。が形成さ 22 2. .

(Va) 次いで、リンタープ多糖品シリコン臓

1 1 1 を選択的にエッテンク除去して開孔部 180:~180。を獲うように残存させた姿。 絶縁隣138を選択的にエッテング除去してコ ンタタトホールミタフェ~ミタフェを形成した。 との場合、リンヤーブ多種蟲シリコン膜を先に オターニングした姿、熱疱球を抱してもよい。 ひきつづき、会影に会展隊、例えばA4膜を英望 蒸養し、パターニンクした。これにより蒸射圧 パイポーラトランジスタにおいては、 e[†] 遊ぶく - 日保田132トリンドープを約品シリコン原 131を食して接続したエミッタ取出しかん配締 194. ペース保護133とコンタクトホール 137:を介して接続したベース製出し Ad 配額 1 3 5、 n * 盤コレクタ取出し微葉 1 3 3 と多統 基シリコン鞣ミコミを介して姿貌したコレクタ 取出LAL配験IEOが形成された。また、高速 オイポーラトランジスタにかいては、s[†] 放エミ 。の領域よのもと多額品シリコン族によりを介 して複雑したエミック取出し人が厳リイノ、ラ 超列部ペース領域136とコンタクトホール

排酬組58-9356(5)

1 また。を介して複雑したペース取出しAA 配締 i する、 s^t 限コレクタ取出し質練ますると多額 品ンリコン譲りまるを介して接続したコレクタ 収出しA4整額I43が形成された。しかも、高 新田ペイポーラトランジスタと高速ペイポーラ トランプスメを分離する p* 要フイソシーション 袋装313にはコンタクトホール137。至介 してクランド増子としてのA4配値I44が形成 された。異化、12L化かいては、doop at 層 188とコンタクトホール181。を介して報 統したグランドのAL 配離まるを、 z⁺ 型コレク チ製練ますが、、まるが、と多齢品がリコン類 181を介して接続した出力選子となる A& 配離 とコンメクトホール138。を介して鞍鞭した 入の増子となるAKを終える2、及びま取インジ エクタイスイとコンタクトホールリオフェを介 して姿貌したインジェクタ家出しみを配額ませま 超影应言れた (鐵 3 鹽()) 顯示)。

しかして、本発明の半導体設置第3型(4)。(3)

数工物を挙しく照顧できる。したかって、中導 体高体上上3 に顕数された薄まの x* 堀込み榴 1 g g; ~! o g a 及び第2 o a* 掘込み榴 1 l f a , J l f a からのオードアーゼングを 対断でき、気好に高新圧的性がコントロールと 返寄性エコントロールされた高速イボーラト シンピスタ及び12 L が共存した平原体集製制の で満ることができる。しかも、熱鉱敷料の検方 向への拡張を抑制してp* 型アインレーション製 単の高製帯とを波響でき、ひいては高集機度の 甲基体物類別数を持続してp* 2 C いいては高集機度の 甲基体物類別数を持続したとせできる。

また、類2等電弧の探3手等体模数である数2 の a⁺ 複込分割1171、1175。の下に、 a⁺ ねとつなが数1 半等体質数としての 解1 の が 1 を が 1 を を が 1 を と を と に と って、 第2 の a⁺ 複込分隔1171、1117。 の レート級抗を供談でき、 たの上に a pa ペイ ポートランジスタを形成した頭のコンタ 多拡抗の 低級化率を すれ、影作特性の 向上化を 図ること

化示す如くp " 強シリコン高根101と p " 凝シ リコンエピタキシャル層105からたる底1番 電磁中導体層上に新2番電影の中導体層である a 一部シリコンエピタキシャル等118が続けら れ、かつ約配額1導業版の半導体層の表展一部 (も) 数シリコンエピタキシェル際105数階一 探りに動撃す"がシリコンエピタキシェル発116 と同機度もしくは低い機能の5、並不統物銀域 114を設けた構造の学習体基体 4.1.8を領え ている。つまり、英樹圧ペイポーラトランジス * 水形成される量子循葉の一部が s ~ 類シリコン エピタサンャル署108に選択的に設けられた o"型不純物領域 1 1 4 で構成され、深んだ形状 をなす。とのため、萬街圧バイポーラトランジ スタ、高速パイポーラトランジスタ及び l²bを 電気的に分離するための p⁺ 殺フィゾレーシェン 経験(第3類分類形の119)は5、数シリコン エピタキシャル勝1116の襲撃分だけ拡散する ととにより形成できるので、線2頭に示す従来 報道の学導体基体を用いた場合に比べて、熱拡

更に、単導体高体 2.1.6 の製鋼は平坦であるため、前述した朝3 図(g)~(f) に示す機関加工に 額めて有効で、製細をベース、エミッタ等の領域を影響できる。

11888558-9356 (A)

タキシ・ル層 1 1 5 の厚さ分だけ熱拡散すれば よい。とのため、 6009 a + 陽 1 2 6 の熱拡散時 間を振線でき、彼远した p + 超7イソレーシェン 側域の場合と間線な効果を発揮できる。

上記典権例では、5° 窓シリロシエピタキシ + ル准185に設けられる 5° 設不純物質 は11 + をその下の第1の 5° 返込分署105の函数(編 5°)より小さくしたが、これに扱らず、故 5° 個 有機 領域を 第100 5° 組入入費と同様 もした動物 銀 は11 4 ビ形 映 され、 第10 5° 組入 第125 5

に対する a* 拡散機械 1 3 を信用不確的能量 71% 内にかならずしも形成されていなくてもよく、 装板板 1 3 4 の一部にオーバーラップしてもよ

上配実施例では電気的分離工程をの"%分離力 弦で行なったは、これに機らず消離体分離を接 用した場合でも、同様に大きな効果を存うよ。 上配実施例にかいてり型ペース領域123は 2° 準不統勢候験114にまで遊していてもよい

a" 推不統物領域 114 にまで遊していてもよい。 上配実施的にかいて、高射圧パイポーラトラングスタのペース領域123を内記ペース領域 と外部ペース領域とで構成してもよい。


また、本独明に係るや導体動変は上肥実務例 のり、当盟を失っ遅化しても同様代当用できる。 更に、本発明に係る平導体敵要は上肥実施例 の知く海選半導体菓子として高速ペイポークト ランジスタ、I[®]Lを用いた場合に限らず、 ECL さどのロジッタ、高速スイッテング等も用いる とか可能である。しかも、上述した高量にイ オーラトランジスタと共存させて MOSPET。

MISPET 特を設けてもよい。


以上辦巡した如く、本発明によれば義函が平 塩で、第1等電源のや減体基板上に終1等電影 の第1 半導体層の振揚に、との上に数けられる 終2 将電器の単導体器と同導電器の第2 半導体 微皱更数行。办公前配中将体器根と第1甲将体 ※の界面付近及び毎1, 第2半導体器の界面付 近に見につきがるメアル構造の第2 導電板の機 込み際(終1,類3半線体微線)を形成した機 後の半導体基体を備えることによって、最級な 工が良好で、菓子の電気的分離を担時間の熟め 選で形成できると共にコレクタのシート最終の 佐銭化を遊放でき、もって及野な高齢圧特性を 有する藻類圧バイボーラ案子及び良好な高速性 を有する高階単端体ૂ子の共存が可能を高性能 高集徴度の半導体装置を提供できるものである。 4 整直の数半な配列


第1题,第2監討失々變米の高射圧、高速の 學等体業子が影成される學等体素体の新面器、 第3题(A)~(B)は不須明の実施例にかける學導体 英度を得るための割波工程を介す新能設である。
101mp 版ション部板、103mp 例ション部板、103mp 例ション部板、103mp 例ション・一般、105mp が一般込み機、113mp が一般とのます。 217mp 形式の ます。 217mp 形式の ます。 217mp 形式の ます。 217mp 形式の 217mp 21


出顧人代理人 弁理士 跨 江 觉 帝





第 2 英































時期昭58-9356(10)

手続補正書(元)

料許庁長官 無 田 春 敷 殿

1. 事件の表示

物敵総55-106515号

2. 発明の名称

* # # # #

3. 細正をする者

事件との関係 特許出業人

(307) 果茨芝满罐纸株式会社

4. 代 理 人

位所 東京都州区の/門17日記載5号 別7家マル 〒165 東 報 85 (502) 日1 8 1 (大代表) 長名 (5847) タ歌士 約 江 武 変形が

5. 補正命令の日付

納和56年11月24日

6. 補正の対象

明细学

2 確正の内容 2 報正の内容

期組費中限21월20行目にないて、「第3数回一回」とお正する。